產(chǎn)品概況
SC6301 是高性能時鐘調(diào)節(jié)器,支持 JEDEC JESD204B。 當(dāng)使用設(shè)備和 SYSREF 時鐘時, PLL2的 14 個時鐘輸出可配置去驅(qū)動 7 個 JESD204B 轉(zhuǎn)換器或其他邏輯設(shè)備。 SYSREF 可以使用直流和交流耦合來提供。不僅限于 JESD204B 應(yīng)用, 14 個 輸出均可單獨(dú)配置為傳統(tǒng)高性能時鐘系統(tǒng)輸出。
SC6301 具有高性能, 低功耗, 雙 VCO,動態(tài)數(shù)字延遲, 信號丟失保持等特性。因此, SC6301是提供靈活的高性能時鐘樹的理想選擇。
主要性能
? 支持 JEDEC JESD204B
? 超低 RMS 抖動76fs RMS Jitter (10kHz 到 20MHz)
底噪: -162dBc/Hz@245.76 MHz
? PLL2 可提供多達(dá) 14 路差分時鐘最多 7 個 SYSREF 時鐘
時鐘最大輸出頻率 3.1GHz
支持 LVPECL ,LVDS,HSDS,LCPECL 等輸出接口
? PLL1 提供一個 VCXO/Crystal 緩沖輸出
支持 LVPECL ,LVDS, 2 路 LVCMOS 等輸出接口
? PLL1
3 個備用的輸入時鐘
自動或者人工切換模式
無中斷切換和 LOS
集成低噪聲的晶體振蕩電路
具有輸入時鐘丟失的保持模式
? PLL2
相位檢測速率: =<155MHz
2 路集成低噪聲 VCO
? 輸出支持 1 到 32 整數(shù)分頻, 占空比 50%
? 高精度數(shù)字延遲,可自適應(yīng)性
? 23ps 步進(jìn)模擬延遲
? 模式:雙 PLL,單 PLL,時鐘分布
? 工作溫度: -40℃到 85℃
? 工作電壓: 3.15V 到 3.45V
? QFN-64 封裝
應(yīng)用領(lǐng)域
? 無線基礎(chǔ)設(shè)施
? 數(shù)據(jù)交換時鐘
? 網(wǎng)絡(luò), SONET/SDH,DSLAM
? 醫(yī)療/視頻
? 測量
我司是芯熾正式授權(quán)代理商,可以提供技術(shù)支持,需要技術(shù)資料與樣品可以向我司業(yè)務(wù)人員索取(13923795851孫生-微信同號)