AD9268 SPI配置 SC1269 串行端口接口方式
AD9268串行端口接口（SPI)允許用戶利用ADC內(nèi)部的一個(gè)結(jié)構(gòu)化寄存器空間來配置轉(zhuǎn)換器，以滿足特定功能和操作的需要。SPI具有靈活性，可根據(jù)具體的應(yīng)用進(jìn)行定制。通過串行端口，可訪問地址空間、對(duì)地址空間進(jìn)行讀寫。存儲(chǔ)空間以字節(jié)為單位進(jìn)行組織，并且可以進(jìn)一步細(xì)分成多個(gè)區(qū)域，如存儲(chǔ)器映射部分所述。
使用SPI的配置
該ADC的SPI由三部分組成：SCLK/DFS引腳、SDIO/DCS引腳和CSB引腳(見表1)。SCLK/DFS(串行時(shí)鐘)引腳用于同步ADC的讀出和寫入數(shù)據(jù)。SDIO/DCS(串行數(shù)據(jù)輸入/輸出)雙功能引腳允許將數(shù)據(jù)發(fā)送至內(nèi)部ADC存儲(chǔ)器映射寄存器或從寄存器中讀出數(shù)據(jù)。CSB(片選信號(hào))引腳是低電平有效控制引腳，它能夠使能或者禁用讀寫周期。
SC1269串行端口接口（SPI）
SC1269 串行端口接口（SPI）允許用戶利用配置 ADC 內(nèi)部相應(yīng)功能寄存器，以滿足特定功能和操作的需要。通過串行端口，可訪問地址空間、對(duì)地址空間進(jìn)行讀寫。該 ADC 的 SPI 由三部分組成：SCLK 引腳、SDIO 引腳和 CSB 引腳。SCLK（串行時(shí)鐘）引腳用于同步 ADC 的讀出和寫入數(shù)據(jù)；SDIO（串行數(shù)據(jù)輸入/輸出）雙功能引腳允許將數(shù)據(jù)發(fā)送至內(nèi)部寄存器或從寄存器中讀出數(shù)據(jù)；CSB（片選信號(hào)）引腳是低電平有效控制引腳，它能夠使能或者禁用讀寫周期。
SC1269 是一款單芯片、雙通道、16 位、80MSPS/105MSPS/125MSPS 模數(shù)轉(zhuǎn)換器(ADC)，采用 1.8V 電源供電，內(nèi)置高性能采樣保持電路和片內(nèi)基準(zhǔn)電壓源。該產(chǎn)品采用多級(jí)差分流水線架構(gòu)，內(nèi)置輸出糾錯(cuò)邏輯，在 125MSPS 數(shù)據(jù)速率時(shí)可提供 16 位精度，并保證在整個(gè)工作溫度范圍內(nèi)無失碼。該 ADC 內(nèi)置多種功能特性，可使器件的靈活性達(dá)到最佳、系統(tǒng)成本最低，例如生成可編程數(shù)字測(cè)試碼等。可獲得的數(shù)字測(cè)試碼包括內(nèi)置固定碼和偽隨機(jī)碼，以及通過串行端口接口(SPI)輸入的用戶自定義測(cè)試碼。采用一個(gè)差分時(shí)鐘輸入來控制所有內(nèi)部轉(zhuǎn)換周期。數(shù)字輸出數(shù)據(jù)格式為偏移二進(jìn)制、格雷碼或二進(jìn)制補(bǔ)碼。每個(gè) ADC 通道均有一個(gè)數(shù)據(jù)輸出時(shí)鐘(DCO)，用來確保接收邏輯具有正確的鎖存時(shí)序。該器件支持 1.8V CMOS 輸出及 LVDS 輸出，輸出數(shù)據(jù)可以在單條輸出總線上多路復(fù)用。
SC1269 采用符合 RoHS 標(biāo)準(zhǔn)的 64 引腳的 QFN 封裝。
主要性能
? 1.8V 模擬供電
? 1.8V 數(shù)字輸出供電
? 低功耗：
495mW (125MSPS)
? 信噪比(SNR)：
76.6dBFS（fin=30.5MHz@125MSPS）
? 無雜散動(dòng)態(tài)范圍（SFDR）：
88dBc（fin=30.5MHz@125MSPS）
? 片內(nèi)基準(zhǔn)電壓源和采樣保持電路
? QFN-64 封裝 9mm× 9mm
應(yīng)用場(chǎng)合
? 通信
? 分集無線電系統(tǒng)
? 多模式數(shù)字接收器
? I/Q 解調(diào)系統(tǒng)
? 智能天線系統(tǒng)
? 電池供電儀表
? 手持式示波器
? 便攜式醫(yī)療成像
? 超聲
? 雷達(dá)/LIDAR
- 上一篇：沒有啦
- 下一篇：雙通道16位模數(shù)轉(zhuǎn)換器SC1269用于電池供電儀表 AD92 2024/8/6
