狠狠综合久久av一区二区老牛_午夜精品久久久久久久_亚洲久久久久_又爽又大又黄a级毛片在线视频_九热精品_欧美日韩精品

產(chǎn)生原因
隨著現(xiàn)代科學(xué)技術(shù)的迅猛發(fā)展,特別是數(shù)字系統(tǒng)已廣泛應(yīng)用于各種學(xué)科領(lǐng)域及日常生活,微型計(jì)算機(jī)就是一個(gè)典型的數(shù)學(xué)系統(tǒng)。但是數(shù)字系統(tǒng)只能對(duì)輸入的數(shù)字信號(hào)進(jìn)行處理,其輸出信號(hào)也是數(shù)字信號(hào)。而在工業(yè)檢測(cè)控制和生活中的許多物理量都是連續(xù)變化的模擬量,如溫度、壓力、流量、速度等,這些模擬量可以通過傳感器或換能器變成與之對(duì)應(yīng)的電壓、電流或頻率等電模擬量。為了實(shí)現(xiàn)數(shù)字系統(tǒng)對(duì)這些電模擬量進(jìn)行檢測(cè)、運(yùn)算和控制,就需要一個(gè)模擬量與數(shù)字量之間的相互轉(zhuǎn)換的過程。即常常需要將模擬量轉(zhuǎn)換成數(shù)字量,簡(jiǎn)稱為AD轉(zhuǎn)換,完成這種轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器(Analog to Digital Converter) ,簡(jiǎn)稱ADC;或?qū)?shù)字量轉(zhuǎn)換成模擬量,簡(jiǎn)稱DA轉(zhuǎn)換,完成這種轉(zhuǎn)換的電路稱為數(shù)模轉(zhuǎn)換器(Digital to Analog Converter) ,簡(jiǎn)稱DAC,圖1是某微機(jī)控制系統(tǒng)框圖。


ADC和DAC基本原理及特點(diǎn)
模數(shù)轉(zhuǎn)換器(ADC)的基本原理
模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),一般分為四個(gè)步驟進(jìn)行,即取樣、保持、量化和編碼。前兩個(gè)步驟在取樣-保持電路中完成,后兩步驟則在ADC中完成。


常用的ADC有積分型、逐次逼近型、并行比較型/串并行型、Σ -Δ調(diào)制型、電容陣列逐次比較型及壓頻變換型。下面簡(jiǎn)要介紹常用的幾種類型的基本原理及特點(diǎn):


1 積分型(如TLC7135) 。積分型ADC工作原理是將輸入電壓轉(zhuǎn)換成時(shí)間或頻率,然后由定時(shí)器/計(jì)數(shù)器獲得數(shù)字值。其優(yōu)點(diǎn)是用簡(jiǎn)單電路就能獲得高分辨率,但缺點(diǎn)是由于轉(zhuǎn)換精度依賴于積分時(shí)間,因此轉(zhuǎn)換速率極低。初期的單片ADC大多采用積分型,現(xiàn)在逐次比較型已逐步成為主流。雙積分是一種常用的AD 轉(zhuǎn)換技術(shù),具有精度高,抗干擾能力強(qiáng)等優(yōu)點(diǎn)。但高精度的雙積分AD芯片,價(jià)格較貴,增加了單片機(jī)系統(tǒng)的成本。


2 逐次逼近型(如TLC0831) 。逐次逼近型AD由一個(gè)比較器和DA轉(zhuǎn)換器通過逐次比較邏輯構(gòu)成,從MSB開始,順序地對(duì)每一位將輸入電壓與內(nèi)置DA轉(zhuǎn)換器輸出進(jìn)行比較,經(jīng)n次比較而輸出數(shù)字值。其電路規(guī)模屬于中等。其優(yōu)點(diǎn)是速度較高、功耗低,在低分辨率( < 12位)時(shí)價(jià)格便宜,但高精度( > 12位)時(shí)價(jià)格很高。


3 并行比較型/串并行比較型(如TLC5510) 。并行比較型AD采用多個(gè)比較器,僅作一次比較而實(shí)行轉(zhuǎn)換,又稱FLash型。由于轉(zhuǎn)換速率極高, n位的轉(zhuǎn)換需要2n - 1個(gè)比較器,因此電路規(guī)模也極大,價(jià)格也高,只適用于視頻AD 轉(zhuǎn)換器等速度特別高的領(lǐng)域。串并行比較型AD結(jié)構(gòu)上介于并行型和逐次比較型之間,最典型的是由2個(gè)n /2位的并行型AD轉(zhuǎn)換器配合DA轉(zhuǎn)換器組成,用兩次比較實(shí)行轉(zhuǎn)換,所以稱為Halfflash型。


4 Σ-Δ調(diào)制型(如AD7701) 。Σ- Δ型ADC以很低的采樣分辨率( 1位)和很高的采樣速率將模擬信號(hào)數(shù)字化,通過使用過采樣、噪聲整形和數(shù)字濾波等方法增加有效分辨率,然后對(duì)ADC輸出進(jìn)行采樣抽取處理以降低有效采樣速率。Σ-Δ型ADC的電路結(jié)構(gòu)是由非常簡(jiǎn)單的模擬電路和十分復(fù)雜的數(shù)字信號(hào)處理電路構(gòu)成。


5 電容陣列逐次比較型。電容陣列逐次比較型AD在內(nèi)置DA轉(zhuǎn)換器中采用電容矩陣方式,也可稱為電荷再分配型。一般的電阻陣列DA轉(zhuǎn)換器中多數(shù)電阻的值必須一致,在單芯片上生成高精度的電阻并不容易。如果用電容陣列取代電阻陣列,可以用低廉成本制成高精度單片AD轉(zhuǎn)換器。最近的逐次比較型AD轉(zhuǎn)換器大多為電容陣列式的。


6 壓頻變換型(如AD650) 。壓頻變換型是通過間接轉(zhuǎn)換方式實(shí)現(xiàn)模數(shù)轉(zhuǎn)換的。其原理是首先將輸入的模擬信號(hào)轉(zhuǎn)換成頻率,然后用計(jì)數(shù)器將頻率轉(zhuǎn)換成數(shù)字量。從理論上講這種AD的分辨率幾乎可以無限增加,只要采樣的時(shí)間能夠滿足輸出頻率分辨率要求的累積脈沖個(gè)數(shù)的寬度。其優(yōu)點(diǎn)是分辨率高、功耗低、價(jià)格低,但是需要外部計(jì)數(shù)電路共同完成AD轉(zhuǎn)換。


數(shù)模轉(zhuǎn)換器(DAC)的基本原理
DAC的內(nèi)部電路構(gòu)成無太大差異,一般按輸出是電流還是電壓、能否作乘法運(yùn)算等進(jìn)行分類。大多數(shù)DAC由電阻陣列和n個(gè)電流開關(guān)(或電壓開關(guān))構(gòu)成。按數(shù)字輸入值切換開關(guān),產(chǎn)生比例于輸入的電流(或電壓) 。此外,也有為了改善精度而把恒流源放入器件內(nèi)部的。DAC分為電壓型和電流型兩大類,電壓型DAC有權(quán)電阻網(wǎng)絡(luò)、T型電阻網(wǎng)絡(luò)和樹形開關(guān)網(wǎng)絡(luò)等;電流型DAC有權(quán)電流型電阻網(wǎng)絡(luò)和倒T型電阻網(wǎng)絡(luò)等。


1 電壓輸出型(如TLC5620) 。電壓輸出型DAC雖有直接從電阻陣列輸出電壓的,但一般采用內(nèi)置輸出放大器以低阻抗輸出。直接輸出電壓的器件僅用于高阻抗負(fù)載,由于無輸出放大器部分的延遲,故常作為高速DAC使用。


2 電流輸出型(如THS5661A ) 。電流輸出型DAC很少直接利用電流輸出,大多外接電流- 電壓轉(zhuǎn)換電路得到電壓輸出,后者有兩種方法:一是只在輸出引腳上接負(fù)載電阻而進(jìn)行電流- 電壓轉(zhuǎn)換,二是外接運(yùn)算放大器。


3 乘算型(如AD7533) 。DAC中有使用恒定基準(zhǔn)電壓的,也有在基準(zhǔn)電壓輸入上加交流信號(hào)的,后者由于能得到數(shù)字輸入和基準(zhǔn)電壓輸入相乘的結(jié)果而輸出,因而稱為乘算型DAC。乘算型DAC一般不僅可以進(jìn)行乘法運(yùn)算,而且可以作為使輸入信號(hào)數(shù)字化地衰減的衰減器及對(duì)輸入信號(hào)進(jìn)行調(diào)制的調(diào)制器使用。


4 一位DAC。一位DAC與前述轉(zhuǎn)換方式全然不同,它將數(shù)字值轉(zhuǎn)換為脈沖寬度調(diào)制或頻率調(diào)制的輸出,然后用數(shù)字濾波器作平均化而得到一般的電壓輸出,用于音頻等場(chǎng)合。


ADC和DAC的主要技術(shù)指標(biāo)
1 ADC分辨率指輸出數(shù)字量變化一個(gè)最低有效位(LSB)所需的輸入模擬電壓的變化量。


2 ADC的精度決定于量化誤差及系統(tǒng)內(nèi)其他誤差之總和。一般精度指標(biāo)為滿量程的±0. 02% ,高精度指標(biāo)為滿量程的0. 001%。


3 轉(zhuǎn)換速率是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時(shí)間的倒數(shù)。積分型AD的轉(zhuǎn)換時(shí)間是毫秒級(jí)屬低速AD,逐次比較型AD是微秒級(jí)屬中速AD,全并行/串并行型AD可達(dá)到納秒級(jí)。


4 量化誤差由于AD 的有限分辨率而引起的誤差,即有限分辨率AD的階梯狀轉(zhuǎn)移特性曲線與無限分辨率AD (理想AD)的轉(zhuǎn)移特性曲線(直線)之間的最大偏差。通常是1個(gè)或半個(gè)最小數(shù)字量的模擬變化量,表示為1LSB、1 /2LSB。 DAC的主要技術(shù)指標(biāo)


1 分辯率指輸出模擬電壓的最小增量,即表明DAC輸入一個(gè)最低有效位(LSB)而在輸出端上模擬電壓的變化量。


2 建立時(shí)間是將一個(gè)數(shù)字量轉(zhuǎn)換為穩(wěn)定模擬信號(hào)所需的時(shí)間,也可以認(rèn)為是轉(zhuǎn)換時(shí)間。DA中常用建立時(shí)間來描述其速度,而不是AD中常用的轉(zhuǎn)換速率。一般地,電流輸出DA建立時(shí)間較短,電壓輸出DA則較長。


3 精度是指輸入端加有最大數(shù)值量時(shí),DAC的實(shí)際輸出值和理論計(jì)算值之差,它主要包括非線性誤差、比例系統(tǒng)誤差、失調(diào)誤差。


4 線性度在理想情況下,DAC的數(shù)字輸入量作等量增加時(shí),其模擬輸出電壓也應(yīng)作等量增加,但是實(shí)際輸出往往有偏離。


ADC和DAC的發(fā)展趨勢(shì)和應(yīng)用前景
自電子管ADC面世以來,經(jīng)歷了分立半導(dǎo)體、集成電路數(shù)據(jù)轉(zhuǎn)換器的發(fā)展歷程。ADC和DAC的生產(chǎn)已進(jìn)入全集成化階段,同時(shí)在轉(zhuǎn)換速度和轉(zhuǎn)換精度等主要指標(biāo)上有了重大突破,還開發(fā)了一些具有與計(jì)算機(jī)直接接口功能的芯片。在集成技術(shù)中,又發(fā)展了模塊、混合和單片機(jī)集成數(shù)據(jù)轉(zhuǎn)換器技術(shù)。對(duì)高速ADC和DAC的發(fā)展策略是在性能不受影響的前提下盡量提高集成度,為最終用戶提供產(chǎn)品的解決方案。對(duì)ADC和DAC的需求大量增加,而且要求性能指標(biāo)有較寬覆蓋面,以便適應(yīng)不同場(chǎng)合應(yīng)用的要求。ADC主要的應(yīng)用領(lǐng)域不斷拓寬,廣泛應(yīng)用于多媒體、通訊、自動(dòng)化、儀器儀表等領(lǐng)域。對(duì)不同的領(lǐng)域的不同要求,例如接口、電源、通道、內(nèi)部配置的要求,每一類ADC都有相應(yīng)的優(yōu)化設(shè)計(jì)方法;同時(shí),用戶不僅要考慮到ADC本身的工藝和電路結(jié)構(gòu),而且還應(yīng)考慮到ADC的外圍電路,如相應(yīng)的信號(hào)調(diào)理電路等模擬電路的設(shè)計(jì)。


隨著通信事業(yè)、多媒體技術(shù)和數(shù)字化設(shè)備的飛速發(fā)展,信號(hào)處理越來越趨向數(shù)字化,促進(jìn)了高速DAC有了長足進(jìn)步,牽動(dòng)著DAC制造商研制出許多新結(jié)構(gòu)、新工藝及各種特殊用途的高速DAC。高速DAC的應(yīng)用領(lǐng)域主要有三個(gè)方面:數(shù)字化儀器,包括波形重建和任意波形發(fā)生器;直接數(shù)合成(DDS) ,包括接收器本機(jī)振蕩器、跳頻無線電設(shè)備、通信系統(tǒng)、正交調(diào)制(QAM)系統(tǒng)和雷達(dá)系統(tǒng);圖形顯示系統(tǒng),包括失量掃描和光柵掃描。

數(shù)據(jù)轉(zhuǎn)換器技術(shù)是模擬信號(hào)和數(shù)字信號(hào)之間的重要橋梁,低電壓、大電流、高效率、小尺寸、低成本是ADC /DAC轉(zhuǎn)換器發(fā)展的趨勢(shì)。同時(shí), ADC /DAC轉(zhuǎn)換器的效率和密度也在不斷增加。除此以外,通信與網(wǎng)絡(luò)設(shè)備的集成化趨勢(shì)需要ADC /DAC轉(zhuǎn)換器集成更多的功能,同時(shí)具有更寬的輸出電壓或多路輸出。近年來轉(zhuǎn)換器產(chǎn)品已達(dá)到數(shù)千種,ADC和DAC的市場(chǎng)呈穩(wěn)步增長的發(fā)展趨勢(shì),它們?cè)诂F(xiàn)代軍用和民用電子系統(tǒng)中均顯示出其重要性。

SC08D9501 是一款低功耗，高性能 CMOS 模數(shù)轉(zhuǎn)換器，以 8 位分辨率將雙通道的信號(hào)數(shù)字化，采樣率高達(dá) 1.5GSPS(非 DES 模式)，或者單通道的高達(dá) 3.0GSPS(DES 模式)。SC08D9501 具有出色的精度和動(dòng)態(tài)性能，而功耗卻低于 2 瓦。SC08D9501 功能包括用于多芯片同步的自動(dòng)同步，每個(gè)通道的 15 位可編程增益和 12 位加符號(hào)可編程失調(diào)調(diào)整。該 ADC 內(nèi)部采樣保持放大器和擴(kuò)展的自校準(zhǔn)方案可實(shí)現(xiàn)除奈奎斯特以外的所有動(dòng)態(tài)參數(shù)的非常平坦的響應(yīng)，可產(chǎn)生 9.0 有效位數(shù)(ENOB)，輸入信號(hào)為 100MHz，1.5GHz 采樣
率，同時(shí)提供 10-18的誤碼率(CER)，以單路 1.9V 電源在 1.5GSPS 的非多路復(fù)用模式下耗散典型的1.95 瓦特。 每個(gè)通道都有其自己的獨(dú)立 DDR 數(shù)據(jù)時(shí)鐘 DCLKI 和 DCLKQ，當(dāng)兩個(gè)通道都加電時(shí)它們是同相的，因此只能使用一個(gè)數(shù)據(jù)時(shí)鐘來捕獲所有數(shù)據(jù)，并以與輸入相同的速率發(fā)送出去采樣時(shí)鐘。如果選擇了 1：2  Demux 模式，則每個(gè)通道的第二個(gè) 10 位 LVDS 總線將變?yōu)榛顒?dòng)狀態(tài)，因此輸出數(shù)據(jù)速率的發(fā)送速度要慢兩倍，以放寬數(shù)據(jù)捕獲時(shí)序的要求。該器件還可以用作單個(gè) 3.0GSPS ADC 來對(duì) I 或 Q 輸入之一進(jìn)行采樣。輸出格式可以編程為偏移二進(jìn)制或二進(jìn)制補(bǔ)碼，并且低電壓差分信號(hào)（LVDS）數(shù)字輸出與 IEEE  1596.3-1996 兼容，但可調(diào)節(jié)的共模電壓介于 0.8V 和 1V 之間。
SC08D9501 采用 QFN128 封裝，額定工業(yè)溫度范圍為-40°C 至+ 85°C。