狠狠综合久久av一区二区老牛_午夜精品久久久久久久_亚洲久久久久_又爽又大又黄a级毛片在线视频_九热精品_欧美日韩精品

典型應用電路
SC1269 輸入信號、輸入時鐘、外部直流引腳等外圍器件的典型應用電路如下。
模擬輸入網絡
使用全差分模式可以保證 ADC 獲得最佳性能，為了偏置模擬輸入，VCM 電壓可以連接到變壓器二次繞組的中心抽頭。對于大于 10MHz 的應用，建議采用差分雙巴倫耦合作為輸入配置（見圖14），此外，也可以使用全差分運放來驅動 ADC。
在單端應用中使用 VIN-接共模電壓，VIN+接輸入信號的輸入網絡方式，單端應用中 ADC 性能會有所下降，因此不建議單端驅動 SC1269 輸入。

在任何配置中，并聯電容器 C 的值取決于輸入頻率和源阻抗，可能需要減小或移除。表 8 顯示了設置 RC 網絡的建議值。但是，這些值取決于輸入信號，建議值僅作為應用指南。

時鐘輸入網絡
為充分發揮芯片的性能，應利用一個差分時鐘作為 SC1269 采樣時鐘輸入端（CLK+/-）的時鐘信號。輸入時鐘電路內部存在偏置，無需外部偏置。建議使用巴倫驅動輸入，如圖 15  所示。跨接在變壓器上的背對背肖特基二極管可以將輸入到 SC1269 中的時鐘信號限制為約差分 0.8VPP，這樣既可以防止時鐘的大電壓擺幅饋通至其它部分，還可以保留信號的快速上升和下降時間，可以使時鐘 jitter更小對 ADC 的性能更有利。